10/065 254

⑲ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

平3-171643

@Int. Cl. 5

識別記号

庁内整理番号

④公開 平成3年(1991)7月25日

H 01 L 21/60

R S T 3 1 1

6918-5F 6918-5F 6918-5F

> 審査請求 未請求 請求項の数 9 (全18頁)

60発明の名称

金属接合方法、それを用いた半導体集積回路装置の製造方法および 製造装置

> 願 平1-309922 ②特

> > 敬

願 平1(1989)11月29日 22出

尾 ⑩発 明 者

東京都千代田区丸の内1丁目5番1号 株式会社日立製作 所生産技術部内

劵 明 明 者 江 本 72発

東京都千代田区丸の内1丁目5番1号 株式会社日立製作

所生產技術部内

浩 一 郎 72発 明 者 関ロ

東京都千代田区丸の内1丁目5番1号 株式会社日立製作

東京都千代田区神田駿河台4丁目6番地

所生産技術部内

株式会社日立製作所 願 人 の出

弁理士 筒井 大和 何代 理 人

最終頁に続く

明細

1. 発明の名称

金属接合方法、それを用いた半導体集積回路装 置の製造方法および製造装置

- 2. 特許請求の範囲
 - 1. 真空容器に収容された一対の金属部材の接合 面に原子またはイオンのエネルギーピームを照 射した後、前記金属部材を高純度不活性ガス雰 囲気の容器に移送し、常圧下にてそれらの接合 面同士を圧接することを特徴とする金属接合方 法。
 - 2. 接合面筒士を圧接する際に、金属部材をその 一溶融温度以下の温度で加熱することを特徴とす る請求項」記載の金属接合方法。
 - 3. 金鳳郎材の少なくとも一方が非共晶合金から なり、あらかじめ前記非共晶合金を溶融させた 後、急冷することによって、その表面に共晶合 金層またはそれに近い組成の合金層を偏析させ ておくことを特徴とする請求項1または2記載 の金属接合方法。

- 4. 絶縁フィルムの主面に形成されたリードにバ ンプを介して半導体チップをギャングボンディ ングするTABの製造に際し、請求項1、2ま たは3記載の金属接合方法を用いて前記ギャン グポンディングを行うことを特徴とする半導体 集積回路装置の製造方法。
- 5. CCBバンプを介して半導体チップを基板に フェイスダウンポンディングするフリップチッ プの製造に際し、請求項1、2または3記載の 金属接合方法を用いて前記CCBバンブを基板 の電極に仮接合した後、前記CCBパンプをリ フローすることを特徴とする半導体集積回路装 置の製造方法。
- 6. 前記半導体集積回路装置は、CCBバンプを 介して半導体チップをフェイスダウンポンディ ングしたパッケージ基板の主面にキャップを半 田付けして前記半導体チップを気密封止すると ともに、前記半導体チップの背面を前記キャッ プの下面に半田付けしてなるパッケージ構造を 備えたチップキャリヤであることを特徴とする

 前記半導体チップを気密封止するとともに、 前記半導体チップの背面を前記キャップの下面 に半田付けするに際し、あらかじめパッケージ 基板の主面またはキャップの脚部に封止用の予 備半田を被着するとともに、半導体チップの背

請求項 5 記載の半導体集積回路装置の製造方法。

歴版の主面またはキャップの脚部に封止用の予備半田を被着するとともに、半導体チップの印音には 1 ののででは 1 ののでは 2 または 3 記載の全面に 6 では 5 になった 2 または 3 記載の主面に 6 に 後の主面に 6 に 後のもの 7 に 6 記載の半導体集積回路 2 を特徴とする請求項 6 記載の半導体集積回路 2 を特徴とする請求項 6 記載の半導体集積回路 2 を特徴とする請求項 6 記載の半導体集積回路 2 を

- 8. CCBバンプを介して前記チップキャリヤをモジュール基板の主面に実装するに際し、請求項1、2または3記載の金属接合方法を用いて前記CCBバンプをバッケージ基板の下面の電極に接合することを特徴とする請求項6または7記載の半導体集積回路装置の製造方法。
- 9. 原子またはイオンのエネルギービームを発生

イヤボンディング方式が限界に違している。またワイヤボンディング方式は、内部回路領域の配線を周辺部のボンディングパッドまで引き回す必要があるために配線長が長くなり、その結果、信号伝達速度が遅延するという欠点を有していることから、高速動作が要求される論理しSIの実装方式としては不向きである。

するソースガンを确えた真空の表面活性化室と、仮接合機構および溶融接合機構を确え、かつ高純度不活性ガス雰囲気を形成した常圧の接合室とをロードロック室を介して連設したことを特徴する請求項5、6、7または8記載の半導体集積回路装置の製造方法に用いる製造装置。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、金属接合方法およびそれを用いた半 導体集積回路装置の製造技術に関し、例えばフリ ップチップ((lip chip)方式や、TAB(Tape Au tomated Bonding)方式の半導体集積回路装置に適 用して有効な技術に関するものである。

〔従来の技術〕

近年、ゲートアレイやマイクロコンピュータなどの論理しSJにおいては、集敬回路の多機能化や高密度化に伴って外部回路との接続を行う端子 (入出力ピン)の数が急速に増大しているため、 半導体チップの周辺部に設けたポンディングパットにワイヤを接続して外部回路との接続を行うワ

LSIの実装方式としても極めて有用である。

上記フリップチップ方式におけるCCBバンプ の形成方法としては、従来より半田蒸着法や半田 ポール供給法が用いられている。例えば半田蒸着 法では、次のようにしてCCBバンプを形成する。 まず、半導体チップのAA電極上に、例えばCF、 CuおよびAuからなる薄膜を順次蒸着して半田 下地層 (BLM; Bump Limitting Metallurgy)を 形成する。半田下地層のうち、最下層のCrは半 田パンプとAl電極との合金化反応を防止するた めに設けられ、中間層のCuは半田の濡れ性を向 上させるために設けられる。また、最上層のAu は下層のCuの腐食を防止するために設けられる。 次に、上記半田下地層の上にPb/Sn合金など からなる半田膜を選択的に蒸着した後、不活性が ス雰囲気の溶融炉内でこの半田膜を加熱、溶融し、 溶 融 時 の 表 面 張 力 を 利 用 し て 球 状 の C C B パ ン ブ を作成する。一方、半田ポール供給法は、例えば 1987年7月発行、「熔接技術」P88~P9 1に記載のように、A L 電極表面に付着している

酸化物、水分、油脂分などの汚染物をイオン衝撃 で完全に除去した後、超高真空中で球状の半田ポ ールを重ね合せて接合する方法である。

上記フリップチップ方式を用いた半導体集機回路装置の一つに、チップキャリヤ(Chip Carrier)がある。このチップキャリヤについては、例えば特別昭62-249429号、特別昭63-310139号公報などに記載されている。

第15 図は、上記文献に記載されたチップキャリアの断面構造を示している。このチップキャリア50は、ムライトなどのセラミック材料かなるパッケージ基板51の主面に形成された在半等体チップ54をキャップ55で破許止したパッケージ構造を備えている。キャップ55は、例上には空化アルミニウム(AlN)からなり、封止用半田56を介してパッケージ基板51の主面に接合されている。

半導体チップ 5 4 の背面 (上面) は、伝熱用半田 5 7 を介してキャップ 5 5 の下面に接合されて

表面の再酸化防止を目的として塗布される。またフラックスは、リフロー時における半田の濡れ性の向上を目的として塗布される。

続いて、上記パッケージ基板をリフロー炉に移送する。その際、援助などによるCCBパンプの位置ずれを防止する必要があるが、前記フラックスは、この位置ずれを防止する役割をも果たしている。そして、リフロー炉内に不活性がスの雰囲気を形成し、この中でCCBパンプを加熱、再路といることによって、半導体チップをパッケージを板の主面にフェイスダウンポンディングする。

 いる。これは、半導体チャブ 5 4 から発生した熱 を伝熱用半田 5 7 を通じてキャップ 5 5 に伝達す るためである。また、パッケージ 基板 5 1 のをモジ って 極 5 2 には、このチャブキャリア 5 0 をモジ っ ール 基板 などに 実装するための C C B パンプ 5 8 が形成される。この C C B パンプ 5 8 は、チャ プキャリア 5 0 の組立てが完了した 後 例 えば 半 田ポール供給法により前記電極 5 2 に接合される。 パッケージ 基板 5 1 の内部には、 例 えば W の グステン) からなる 内部配線 5 9 が形成されている。 1 の 主面 および下面の 電極 5 2 . 5 2 間が電気的 に接続されている。

上記チップキャリアを組立てるには、まずチップマウント装置を用いて半導体チップの C C B パンプをパッケージ基板の主面の電極上に正確に位置決めする。このとき、C C B パンプと電極との接合部にフラックスを塗布する。フラックスは、C C B パンプを構成する半田の表面に形成された自然酸化額の除去およびリフロー時における半田

を加熱、再溶脱する。また、半導体チップの背面をキャップの下面に半田付けするには、キャップの下面に半田付けするには、キャップの下面、または半導体チップの背面にあらかじめ伝熱用の予備半田を被着しておき、この予備半田の数面にフラックスを塗布した後、前記リフロー切にてこの予備半田を加熱、再溶脱する。

高融点半田で構成され、封止用半田および伝熱用半田は、例えば10重量%程度のSnを含有するPb/Sn合金(溶融温度=290~300℃程度)のような低融点半田で構成される。

このように、チップキャリアの組立て工程では、
パッケージ基板の主面にCCBパンプを介して半
導体チップを実装する工程や、パッケージ基板の
主面にキャップを半田付けして半導体チップの
電針止したり、半導体チップの背面をキャップの
下面に半田付けしたりする工程が伴われるため、
半田付けの良否がCCBパンプの接続信頼性や、
パッケージの気密信頼性ならびに冷却効率を大きく
た右する。

また、半田ボールの他の接合方法としては、1 987年7月発行、「溶接技術」P88~P91 に記載のように、接合表面に付着している酸化物、水分、油脂分などの汚染物をイオン衝撃で完全に 除去し、超高真空中で材料を重ね合せて接合する 方法も知られている。

[発明が解決しようとする課題]

起こし、チップキャリヤの場合には、さらにバッケージの気密信頼性の低下や冷却効率の低下などを引き起こす。

③フラックスを使用しても、半田の表面に形成なでれた自然酸化腺を短時間で除去することは困難である。そのため、リフロー炉内で半田を加熱、再溶融する際に炉内の温度を半田溶融温度よりかなり高くしなければならないので、半導体チップの熱ダメージが避けられない。また、半田ががかまでに長時間を要するため、リフロー炉が大形化してしまう。

① 超高真空域(10~~10~1 0~1 下 0 で 7 での被接合材のチャッキング、移動、位置決めなどのハンドリングが困難で量産性に劣る。すなわち、真空室内で被接合材をつかんで、所定の位置に移動し、接合面を重ね合わせて接合するには、その機関が非常に複雑になり、寸法精度の高い接合は困難となる。また、真空内では機械的摺動部に避着という問題が生じる。

③イオンピーム照射は、半導体(LSIなど)や

前記TAB方式やフリップチップ方式には、下記のような問題がある。

まず、TAB方式においては、半導体チップのAℓ電極上に高価なAuを含んだパンプを形成するため、TABの製造コストが増大するという問題が指摘されている。

一方、フリップチップ方式には下記のような問題がある。

①リフロー工程の後、フラックスを洗浄する工程 が必要となるため、その分、実装工程が増加する。 また、フラックス洗浄工程で使用するクロル炭化 水素やフルオル炭化水素などの洗浄液は、自然環 境保護の見地からその使用が規制されつつあるた め、この観点からもフラックス洗浄工程の廃止が 急務となっている。

②フラックスの洗浄を行っても、 その完全な除去は困難であるため、フラックス残渣による集積回路の配線 町食が避けられない。 また、フラックス 残渣は、 半田接合部にボイドなどの欠陥を誘発するため、 C C B バンブの接続信頼性の低下を引き

セラミックスへの適用が困難である。すなわち、一般に半導体チップの表面は絶縁膜で覆われているため、イオンピーム照射は帯電 (チャージアップ) による素子のダメージを引き起こす。また絶縁性の高いセラミックスに対してはイオンピーム 照射による接合面の清浄化は困難である。

®従来接合法では、接合面の密着を十分にするためには接合表面を超平滑に仕上げなければならないという問題があった。現実の接合表面は凹凸があり、それらを互いに重ねてもほとんど密着していない(真空接続面積は非常に小さい)。そのため、接合表面を超平滑にしなければならない。

本発明の目的は、フリップチップ方式の半導体 集積回路装置において、フラックスの使用に伴う 前述の問題点を解消することのできる技術を提供 することにある。

本発明の他の目的は、TAB方式の半導体集校 回路装置において、その製造コストを低減することのできる技術を提供することにある。

本発明のさらに他の目的は、ハンドリングが容

易で、量産に適した接合技術を提供することにある。

本発明のさらに他の目的は、半導体チップやセラミックスなどの絶縁性物質の接合面洗浄化技術を提供することにある。

本発明のさらに他の目的は、接合表面を超平滑にする技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細費の記述および添付図面から明らかになるであろう。

(課題を解決するための手段)

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本知の一発明であるフリップチップの製造方法は、CCBパンプを介して半導体チップを基板にフェイスダウンポンディングするに際して、まず半導体チップおよび基板を真空の容器に収容し、CCBパンプの表面および基板の電極の表面に原子またはイオンのエネルギービームを照射して接

ィルムを真空の容器に収容し、バンプの表面およびリードの表面に原子またはイオンのエネルギービームを照射した後、前記半導体チップおよび絶縁フィルムを直ちに高純度不活性ガス雰囲気の容器に移送し、この容器内にて前記リードをバンプに圧接することによってギャングポンディングを行う方法である。

合面を洗浄化した後、前記半導体チップおよび基板を高純度不活性がス雰囲気の容器に移送し、常圧 (約1 気圧) 下にて C C B バンプを電極に圧接して仮接合を行った後、前記 C C B バンブをリフローして接合を行う方法である。 なお、前記高純度不活性がス雰囲気の形成には、例えば油脂分、酸素がいずれも1 0 ppb 以下、水分が1 0 0 ppb 以下の単一がスあるいは混合がスで、露点 - 7 0 セ以下のものを使用する。

本願の他の発明であるフリップチップの製造方法は、CCBバンプを非共晶半田により祸成し、この非共晶半田を格融した後、直ちに急冷することによって、あらかじめその表面に共晶半田層またはそれに近い組成の半田層を偏析させた後、前記発明と同様の方法によってフェイスダウンボンディングを行う方法である。

本類のさらに他の発明であるTABの製造方法は、絶縁フィルムの主面に形成されたリードにパンプを介して半導体チップをギャングボンディングするに際して、まず半導体チップおよび絶縁フ

(作用)

本願の一発明である前記フリップチップの製造 方法によれば、次のような作用がある。

① C C B バンブの表面および基板の電極の表面に原子またはイオンのエネルギービームを照射することにより、そのスパッタ効果によって自然酸化 限 や異物が除去されるので、C C B バンブの表面および電極の表面を活性化することができる。

②上記エネルギービームの照射による表面活性化処理の後、直ちに半導体チップおよび基板を高純度不活性がス 雰囲気の容器に移送して仮接合およびリフローを行うことにより、 C C B パンプの表面に自然酸化膜が再形成されたり、 異物が再付着したりするのを防止することができる。

③上記エネルギービームが電気的に中性な原子ビームである場合は、イオンビームと異なり照射面に帯電が起こらないので、半導体チップの照射ダメージを小さくすることができる。また、原子ビームの照射により、ガラス、セラミックスあるいはブラスチックなどの絶縁物質の表面も容易に滑

浄化できる。一方、イオンビームの照射によって 絶縁物質表面を清浄化するには、電子シャワーを 同時に照射して、イオン電荷の中和を行うとよい。 ③リフロー工程に先立って、CCBバンブを基板 の電極に圧接して仮接合することにより、この基 板をリフロー工程に移送する際の扱動などによる CCBバンブの位置ずれを防止することができる。 ⑤上記①~④により、CCBバンブを介して半導 体チップを基板にフェイスダウンポンディングす る際にフラックスが不要となる。

⑥ C C B バンプの表面に自然酸化膜がない状態でリフローを行うことにより、 C C B バンプをその溶散温度より低い温度で溶散することができるので、 半導体チップの熱ダメージを低減することができる。また、 C C B バンプが溶験するまでの時間およびその後の冷却時間を短縮することができ、かつリフロー炉を小形化することができる。

⑦CCBバンプを基板の電極に圧接して仮接合することにより、リフロー工程に先立って、CCBバンプを電極に完全接触させることができるので、

C C B バンプの径のばらつきや基板のそりに起因する C C B バンプの接続不良を未然に防止することができる。

本類の他の発明である前記フリップチップの製造方法によれば、非共晶半田からなるCCBバンプの表面にあらかじめ共晶半田層またはそれに近い組成の半田層を偏析させておくことにより、半田の共融点(共晶点、約183℃)近傍の温度でリフローを行うことができるので、半導体チップの熱ダメージをさらに低減することができる。 た、リフロー時間の短縮およびリフロー炉の小形化をさらに促進することができる。

本願のさらに他の発明である前記TABの製造方法によれば、Auよりも安価な金属材料を用いてバンブを形成することができるので、TABの製造コストを低減することができる。

本朝のさらに他の発明である前記金属接合方法によれば、被接合金属を加熱することにより被接合金属自体が軟化し、接合面の密着性が向上する。また、接合面に予め被接合金属よりも軟質な金属

を形成することにより、軟質金属の塑性変形を利用して容易に接合面の密着性を向上させることができる。

(実施例)

第14図は、本実施例の製造方法により得られるチップキャリヤ1の断面構造を示している。

B パンプ 9 は、チップキャリヤ 1 をモジュール基版に実装する際の外部端子となり、チップキャリヤ 1 の気密封止工程が完了した後に、パッケージ基板 3 の下面の電極 4 に接合される。

パッケーツ基板3の主面の周縁部およびキャップ6の脚部には、例えばTi/Ni/AuあるいはW/Ni/Auなどの複合金属膜で構成された半田メタライズ層11が必要に応じて形成される。また、キャップ6の下面にも上記複合金属膜で構成された半田メタライズ層11が必要に応じて形成される。これらの半田メタライズ層11は、主として封止用半田7や伝熱用半田8の濡れ性の向上を目的として形成される。

なお、パッケージ基板 3 は、ムライトなどのセラミック材料で構成されており、キャップ 6 は、例えば窒化アルミニウム (A & N) で構成されている。 C C B パンプ 2 は、例えば 2 ~ 3 重量 %程度の S n を含有する P b / S n 合金(溶 融温 度 = 3 2 0 ~ 3 3 0 で程度)で構成されており、 C C B パンプ 9 は、例えば 3.5 重量 % 程度の A g を含

有するSn/Ag合金(溶酸温度=220~230℃程度)で構成されている。封止用半田7および伝熱用半田8は、例えば10重量%程度のSnを含有するPb/Sn合金(溶酸温度=290~300℃程度)で構成されている。

第2図は、上記チップキャリヤ1の組立て工程 で使用する製造装置12の要部を示している。

この製造装置 1 2 の基台 1 3 の一端(図の手前側)には、ロードマガジン 1 4 a . 1 4 b が設けられている。一方のロードマガジン 1 4 a には、各数のチップトレイ 1 5 a には、各半導体チ、で数では、各半導体チ、では、各半導体チ、では、各半の上では、多数の基板トレイ 1 5 b には、を数のの対けたけどのでは、多数の基板トレイ 1 5 b には、各数のパッを表板の基板トレイ 1 5 b には、各パッケージ基板の主面を上に向けた状態で数置されている。

ロードマガジン14a, 14 bに収容されたト

1、チップ反転ユニット22、チップ搭載ハンド23、仮接合ステージ24、プリズムミラー25、位置認識カメラ26などからなる仮接合機構と、溶融接合ステージ27、ヒートブロック28、チップ移観ハンド29、整列ステージ30などからなる溶融接合機構とが設けられており、これらの微視を用いて後述する仮接合および本接合が行われる。

仮接合および本接合が完了した後、半導体チャプ 5 がフェイスダウンボンディングされたパッケージ 基板 3 は、基板トレイ 1 5 b に 載置され、第三のロードロック 室 3 1 を通じてアンロードマガジン 3 7 に収容される。

次に、上記製造装置12を用いたチップキャリ ヤ1の組立て方法を詳細に説明する。

まず第3図に示すように、例えば半田蒸着法を用いて半導はチップ5の各電極4上に半田腹40を選択的に形成する。半導体チップ5の電極4はA&からなり、その表面にはCr、CuおよびAuの複合金属腺からなる半田下地層が蒸着されて

レイ 1 5 a . 1 5 b は、まず第一のロードロック 室 1 6 を通じて表面活性化室 1 7 に移送される。この表面活性化室 1 7 は、室内を 1 0 で T o r r 以下の真空度にまで排気することができるようになっている。 表面活性化室 1 7 には、 室内に 導入された A r ガスを原子ピームに変換する一対の アースガン 1 8 . 1 8 が設置されており、 この原子ピームを半導体チップ 5 およびパッケージ 基板 3 に照射することにより、後述する C C B バンプ 2 および電極 4 の表面活性化処理が行われる。

表面活性化処理が完了した後、半導体チップ 5 およびパッケージ基板 3 は、トレイ 1 5 a . 1 5 b に収容されたまま直ちに第二のロードロック室 1 9 を通じて接合室 2 0 に移送される。この接合室 2 0 には、常圧(約 1 気圧)の高純度の不活性がス雰囲気とは、がス清浄器などを通して化学的に水分、油脂分、酸素を除去した窒素あるいはA r などの不活性がス雰囲気をいう。

接合室20の内部には、チップ反転ステージ2

続いて、窒素またはArなどの不活性がス雰囲気を形成した溶触炉にて上記半田腰40を加熱、

。溶融し、溶融時の表面張力を利用して球状のので2
を直ちに急冷することにより、第4Qに示する共晶で、その表面に60重量%のSnを含層(せることにより、第4年間(せることにより)、41を偏折させる。この共晶半田層41の触点(共融点)は、この共晶半田層41の触点(共融点)は、この共晶半田層41の触点(共融点)は、この共晶半田層を構成する非共晶Pb/Sn合金の容融温度よりも遥かに低い183セ程度である。

次に、上記半導体チップ 5 の所定数をチップトレイ 1 5 a に 載置し、前記製造装置 1 2 のロードマガジン 1 4 a に収容する。また、バッケージ基板 3 の所定数を基板トレイ 1 5 b に 載置し、ロードマガジン 1 4 b に収容する。

以下、第1図に示すフローに従って、半導体チ

ップ 5 をパッケージ基板 3 の主面にフェイスダウンポンディングする工程を説明する。

まず、チップトレイ15aおよび基板トレイ1 5 b の各し枚をロードロック窓 1 6 に移送し、一 且この室内を10-Torr程度の真空度にまで 排気した後、上記チップトレイ15aおよび基板 トレイ15 Dを表面活性化室17に移送する。こ の表面活性化室1~は、あらかじめ10-*Tor 「程度の真空度にまで排気しておく。続いて、高 純度のArガス(Arガス中の水分は100pp b 以下、露点-70 で以下) を表面活性化室17 に供給して室内を10-3~10-4Torr程度の 真空度にした後、ソースガン!8を作動し、ソー スガン18から発生するAr原子ピームを半導体 チップ5およびパッケージ基板3に5分間程度照 射する。その際、トレイ15a.15bを回転さ せることにより、CCBバンプ2の表面や電極4 の表面に均一にAr原子ピームを照射することが

このように、真空の表面活性化室17にて半導

このように、Ar原子ビームの照射による表面活性化処理の後、半導体チップ 5 およびパッケージ 基板 3 を直ちに高純度不活性がス雰囲気の接合室 2 0 に移送することにより、表面活性化室 1 7 から接合室 2 0 に移送する間に C C B バンプ 2 の表面や電極 4 の表面に自然酸化膜が再形成されたり、異物が再付着したりするのを防止する。

体チップ 5 およびパッケージ基板 3 に均一にAェ原子ピームを照射することにより、そのスパッタ効果によってCCBバンプ 2 の表面および電極 4 の表面の自然酸化膜や異物を徐去し、それらの表面を活性化する。

加熱する。加熱温度は、共晶半田の融点(183 で)よりも幾分低い温度(例えば150で)である。

第6図に示すように、仮接合ステージ24上に、仮接合ステージ25に数であれた所定数のの体が、ないる。そして、半導体チャブ5が吸着、保持されたチャブ搭載ハンド23を仮接合ステージ24の上方で停止させたが、の像を位置認識カメラ26により検出し、精密XYテーブル35、回転テーブル36を駆動することにより、各CCBバンブ2の位置とこれに対応する各電極4の位置とを正確に対応させる。

続いて第7図に示すように、チップ搭観ハンド23を下降させ、半導はチップ5の背面に 0.5 kg 1/cd程度の荷重を印加しながら C C B パンプ2を約10秒間電極 4 に圧接する。これにより、あらかじめ共晶半田の融点よりも扱分低い温度まで加熱されていた C C B パンプ2 は、容易に塑性変

形して電極4に仮接合される。

このように、本接合に先立って、CCBMンプ2を電極4に仮接合することにより、すべてのCCBMンプ2を電極4に完全接触させ、CCBMンプ2の径のはらつきやパッケージ基板3のそりに起因するCCBMンプ2ー電極4間の接続不良を未然に防止する。

次に、上記のようにしてパッケージ基板3の主面に仮接合された半導体チップ5を再びチップ搭載ハンド23により吸着、保持し、パッケージ基板3とともにお散接合ステージ27に移送する。

このように、CCBバンブ 2 を電極 4 に仮接合した後、バッケージ基板 3 (およびその主面に仮接合された半導体チップ 5) を溶融接合ステージ2 7 に移送することにより、移送の際の扱動などによるCCBバンブ 2 一電極 4 間の位置すれを防止する。

続いて第8図に示すように、溶触接合ステージ 27の上方に設置されたヒートブロック28を下 降させ、半導体チップ5の背面に0.5~5kg 1 /

このように、本実施例のフェイスダウンポンデ ィング工程においては、まず真空の表面活性化室 17にて半導体チップ 5 およびパッケージ基板 3 にAr原子ピームを照射することにより、CCB バンプ 2 の 表面 および 電極 4 の 表面 の 自然 酸 化 膜 や異物を除去し、次いで半導体チップ5およびバ ッケージ基板3を直ちに高純度不活性ガス雰囲気 の接合室20に移送することにより、表面活性化 室17から接合室20に移送する間にCCBバン プ2の表面や電極4の表面に自然酸化膜が再形成 されたり、異物が再付着したりするのを防止し、 次いでCCBバンプ2を電極4に仮接合してすべ てのCCBパンプ2を電極4に完全接触させるこ とにより、CCBバンプ2の径のはらつきやパッ ケージ基板3のそりに起因するCCBバンプ2-電極 4 間の接続不良を未然に防止し、次いでパッ ケージ基板3(およびその主面に仮接合された半 導はチップ 5) を溶触接合ステージ 2 7 に移送す ることにより、移送の際の扱動などによるCCB パンプ2-電極4間の位置ずれを防止し、次いで は程度の荷頭を印加しながら半導体チャブ 5 を加熱する。加熱温度は、共晶半田の融点(1 8 3 で)よりも投分高い温度(例えば 2 0 0 で)である。この加熱により、あらかじめ C C B バンブ 2 の表面に偏折させておいた薄い共晶半田暦 4 1 が溶脱し、C C B バンブ 2 で 電極 4 で が発配し、というないまないでででである。また、半導体チャブ 5 の背面に低低を印加することにより、溶験した共晶半田暦 4 1 の高れ性が向上する。

以上のようにして半導体チップ 5 をパッケージ 基板 3 の主面にフェイスダウンポンディング した 後、この半導体チップ 5 をチップ移 観ハンド 2 9 により吸むし、パッケージ基板 3 とともに整図で テージ 3 0 に移送して基板トレイ 1 5 a に 観置する。そ 2 温まで冷却させた後、基板トレイ 1 5 a を 第三のロードロック 室を通じて アンロードマガンポンディング工程が完了する。

CCBバンプ2の表面にあらかじめ偏折させておいた共晶半田暦 41をCCBバンプ2の内部および電極 4の内部に拡散させてCCBバンプ2と電極 4とを接合する。

これにより、共晶半田の融点に近い温度でキイスダウンボンディングすることができるので、非非日のでこのおかなりあるのリファイス 共晶中田の溶融温度よりもかなり高温のリファイス 中内で CCB パンプを リファ させて フェイス グージを 著しく 低減する ことができる。 ②フェイス ダウンボンディングを 短時 で で うことができる。 ③装置を小形化することができる。

次に、上記パッケージ基板3の主面にキャップ6を半田付けして半期はチップ5の気密封止を行う工程を説明する。

まず第9図に示すように、キャップ 6 に形成された半田メタライズ層 1 1 の表面に封止用予備半田 7 a、伝熱用予備半田 8 a を被着する。これら

の予備半田? a. 8 a は、いずれも10 重量%程度のSnを含有するPb/Sn合金(溶酸温度=290~300 C程度)からなる。予備半田? a. 8 a を被若するには、半田メタライズ層11の上に所定形状の半田プリフォーム(図示せず)を観躍し、窒素またはArなどの不活性ガス雰囲気を形成した溶酸炉にてこの半田プリフォームを加熱、溶験する。

封止用予御半田7aおよび伝熱用予備半田8a は、第10図に示すように、前記フェイスダウンポンディング工程が完了したパッケージ基板3の半田メタライズ層11の表面および半導体チップ5の背面に被着してもよいで着してもといる。またキャップ6とおいるのでははキャップ6のののようにで発明ではよりである。次に、上記キャップ6の所定し、前記を表してインシン・インジン・インディング工程が完了したパートでは、カードでは、カートでは、カートでは、カードでは、カートでは、

れた接合室20に移送し、キャップトレイイ15 b を仮接なテージ24上に、また基板トレイ15 c を仮接合ステージ24上にそれが、 を仮接合ステージ24上におよびコレット33を用いまよびコレット83を用いたなななない。 が数が、からを用いませんが、ののにより、ないでは、からをではないでは、からではないでは、からではないが、からではないが、からでは、からでは、からでは、からでは、からでは、からでは、からではないが、からではない。 の内の内のには、ないの内のにはからではないではない。 の際にCCBバンプロの表面ははいいのではない。

続いてプリズムミラー25に投影されたキャップ6の位置を位置認識カメラ26により検出し、特密XYテーブル34、高速XYテーブル35、回転テーブル36を駆動して一つのパッケージ基

以下、前述したフェイスダウンボンディングエ 程に単じて表面活性化処理、仮接合、リフローを 行う。

すなわち、キャップトレイおよび基板トレイ1 5 bの各1 枚をロードロック 窓1 6 を通じて表面 活性化宝1 7 に移送し、1 0 つつ 1 0 つ T o r r 程度の高純度A r がス雰囲気にてソースが近日 8 を作動してA r 原子ピームをパッケージ基板 3 の 主面およびキャップ 6 に被容された予備半田 7 a 8 a のの 数でにいまた、同時にパッケージ基板 3 の を活性化する。また、同時にパッケージ基板 3 の を活性化する。また、同時にパッケージ基板 3 の を活性化する。また、同時にパッケージ基板 3 の を活性化する。また、同時にパッケー 1 1 の表面 を活性化良や異物を除去し、それらの表面に 自然酸化膜や異物を除去し、それらの表面に 化する。

次に、第二のロードロック室19を通じてキャップトレイおよび基板トレイ15 b を高純度窒素がス (またはArガス) 雰囲気 (常圧) が形成さ

板 3 をキャップ 6 の直下に位置決めした後、第1 1 図に示すように、チップ搭載ハンド 2 3 を下降 させてキャップ 6 の脚部をパッケージ基板 3 のここ に圧接(荷重=0.5~5 kg f / cd 程度)するここ に仮接合し、パッケージ基板 3 (およびその主面 に仮接合されたキャップ 6)を溶験接合ステージ 2 7 に移送する際の援動などによるキャップ 6 ー パッケージ基板 3 間の位置ずれを防止する。

次に、チップ搭載ハンド23を用いて上記キャップ6をパッケージ基板3とともに溶触接合ステージ27に移送した後、第12図に示すように、ヒートブロック28を下降させ、キャップ6のにしなが降かっての加熱温度は、予備半田7a.8aの溶融温度よりも幾分高い温度はの多により、である。この加熱により、一次の分割を開発を表しているとのかがある。このかからにより、一次のである。このかからにより、一次のである。このかからにより、一次のである。このからにより、一次のである。このからにより、一次のである。このからにより、一次のである。このからにより、一次のである。このからにより、一次のである。このからにより、一次のである。このからにより、一次のである。このからにより、一次のである。このからにより、一次のである。このからに、半導体チップ5のサ

面がキャップの下面に半田付けされる。また、キャップ6の上面に荷重を印加することにより、予備半田7a.8aの高れ性が向上する。なお、CCBパンプ2の溶散温度は320~330℃程度であるため、予備半田7a,8aが溶散した際にCCBパンプ2が再溶散することはない。

以上のようにして半導体チップ 5 をキャップ 6 で 気密封止した後、このキャップ 6 をチップ移収 ハンド 2 9 により吸着してパッケージ基板 3 とともに整列ステージ 3 0 に移送し、 室温まで冷却させた後、第三のロードロック室を通じてアンロードマガジン 3 7 に収容することにより、 気密封止する工程が完了し、チップキャリヤ 1 が完成する。

このように、本実施例の気密封止工程においては、予備半田7a,8aの溶酸温度に近い温度で半導体チップ5の気密封止を行うことができるので、予備半田7a.8aの溶酸温度よりもかなり高温のリフロー炉内で予備半田7a,8aをリフローさせて気密封止を行う従来技術に比べて、①半導体チップの熱ダメージを著しく低減すること

ができる。②半導体チップ 5 の気密封止を短時間で行うことができる。

次に、パッケージ基板3の下面の電極4にCC Bパンプ9を接合する工程を説明する。

まず第13図に示すように、多数の孔42を形成したガラス製冶具43の主面に半田ボール9aを供給して各孔42に一つずつ半田ボール9aを嵌入する。孔42の数およびそれらの位置は、パッケージ基板3の下面に形成された電極4の数およびそれらの位置に対応している。半田ボール9aは、3.5重量%程度のAgを含有するSn/Ag合金(溶験温度=220~230 C程度)からなる。

次に、上記ガラス製冶具 4 3 の所定数を専用のトレイ (図示せず) に載置し、前記製造装置 1 2 のロードマガジン 1 4 a に収容する。また、前記チップキャリヤ 1 の所定数を基板トレイ 1 5 b に 観 図 し、ロードマガジン 1 4 b に収容する。チップキャリヤ 1 は、その下面 (C C B バンプ 9 を接合すべき電極 4 が形成された面)を上に向けた状

態で載置する。

以下、前記フェイスダウンポンディング工程および気密封止工程に準じて表面活性化処理、仮接合、リフローを行う。

すなわち、前記ガラス製冶具43およびチップ キャリヤーをロードロック室16を通じて表面活 性化室17に移送し、半田ポール9aおよび電極 4にAr原子ビームを照射することにより、それ らの表面の自然酸化膜や異物を除去する。続いて 的記ガラス製冶具 4 3 およびチップキャリヤーを ロードロック室19を通じて接合室20に移送し、 チップキャリヤーを180。反転させて電極4を 半田ポール9aに圧接することにより仮接合を行 う。この仮接合は、半田ポールgaの溶散温度よ りも幾分低い温度(例えば150℃)で行う。次 に、チップキャリヤーを溶触接合ステージ27に 移送し、半田ポール9aをその熔融温度よりも幾 分高い温度 (例えば250℃) で加熱する。これ により、半田ポール9aが溶触して電極4にCC Bバンプgが接合される(第14図)。

このように、本実施例のパンプ接合工程においては、半田ポール 9 a の溶融温度に近い温度で、かつ短時間でパッケージ基板 3 の下面の電極 4 に C C B パンプ 9 を接合することができる。

以上のように、Aェ原子ピームを発生するソー スガン18を備えた真空の表面活性化室11と、 仮接合機構および溶融接合機構を備えた高純度不 活性ガス雰囲気の接合室20とをロードロック室 19を介して連設した前記製造装置12を使用し てチップキャリヤーの組立て(フェイスダウンポ ンディグ、気密封止、CCBパンプの接合)を行 う本実施例によれば、いずれの工程においてもフ ラックス使用することなく良好な半田付けを行う ことが可能となる。従って、①フラックス途布工 程およびフラックス洗浄工程が不要となり、その 分、チップキャリヤーの組立て工程が減少する。 ②フラックス残渣に起因する集積回路の配線腐食 を回避することができる。 ③フラックス残渣に起 因する半田接合部の欠陥発生を回避することがで きるため、CCBパンプ2, 9の接続信頼性の向・ 上、チップキャリヤ1の気密信頼性および冷却効 率の向上を実現することができる。

以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

 ディングを行うことができるので、非共晶半田の

応融温度よりもかなり高温のリフロー炉内でCC

Bバンブをリフローさせてフェイスダウンポンディングを行う従来技術に比べて、半導体チップの
熱ダメージを著しく低減することができ、かつフェイスダウンポンディングを短時間で行うことができる。

さらに、接合表面を超平滑にするために、CCCBバンプまたは電極の少なくとも一方の表面によりも飲質な金属を接合面にあららかじめ形成し、この飲質金属の塑性変形を利用して密密を図ることもできる。その際、接合圧力をでける目的で接合部を加熱し、飲質金属の降伏で下げる場合もある。上記飲質金属としては、例えばSnなどを例示することができる。

前記実施例では、チップキャリヤの組立て(フェイスダウンボンディグ、気密封止、CCBパンプの接合)方法に適用した場合について説明したが、CCBパンプを介してこのチップキャリヤをモジュール基板に実装する工程に適用することも

できる。

また本発明は、パッケージ基板の主面にフェイスダウンボンディングした複数の半導体チップを キャップで気密封止した、いわゆるマルチチップ パッケージの超立て方法に適用することもできる。

また本発明は、フリップのみななら適用である。するともできる。すなわちられたリードの名を対しているのではない。まず半りである。するのでは、カードののでは、カードののでは、カードののでは、カードののでは、カードののでは、カードののでは、カードののでは、カードののでは、カードでは、カードのでは、カードのでは、カードのでは、カードのでは、カードのでは、カードのでは、カードのでは、カードのでは、カードのでは、カードでは、カードのでは、カードで

そして、この半導体チップ 6 0 および絶縁フィルム 6 1 を前記表面処理室の如き真空の容器に収容

し、半田バンブ 6 3 の表面およびリード 6 2 の表面にA r 原子ビームを照射して半田バンブ 6 3 の表面およびリード 6 2 の表面の酸化膜や異物を除去した後、上記半導体チップ 6 0 および絶縁フィルム 6 1 を直ちに高純度不活性ガス雰囲気の容器に移送し、この容器内にてリード 6 2 を半田バンブ 6 3 に圧接することによってギャングボンディングを行う。

このようなTABの製造方法によれば、Auよりも安価な半田を用いてパンプを形成することができるので、TABの製造コストを低減することができる。

以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野であるフリップチップやTABに適用した場合について説明したが、本発明はこれに限定されるものではなく、例えばLSIの実装、超音波探触子、EDX 入射窓、レーザーダイオードバッケージなどにおける半導体部品、電子部品、光部品の金属接合がほとして広く適用することができる。これらの部 品の接合を行う際、金属部材の接合面が帯電(チャージアップ)しても支障ない場合には、A r 原子ピームの照射による表面活性化に代えて、A r ィオンなどのイオンピームを照射して表面活性化を行ってもよい。

〔発明の効果〕

本願において朗示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。

によれば、CCBバンブを前記(1)の発明よりもさらに低温でリフローすることができるので、半導体チップの熱ダメージをさらに低減することができる。また、リフロー時間の短縮およびリフロー炉の小形化をさらに促進することができる。

4. 図面の簡単な説明

第1図は、本発明の一実施例である半導体集積

ので、半導体チップの熱ダメージを低減することができる。また、リフロー時間の短縮およびリフロー炉の小形化を実現することができる。

また、本発明の半導体集積回路装置の製造方法によれば、CCBMンプを介して半導体チップを基板にフェイスダウンポンディングするに際 布工程およびフラックス洗浄工程が不要となり、その分、フェイスダウンポンディング工程が減少する。また、フラックス残渣に起因する集積回路の配線腐食を回避することができる。さらに、フラックス残渣に起因する半田接合部の欠陥発生を回避することができるため、CCBMンプの接続信頼性が向上する。

(2). CCBバンブを非共晶半田により構成し、この非共晶半田を溶散した後、直ちに急冷することによって、あらかじめその表面に共晶半田暦またはそれに近い組成の半田暦を偏析させた後、前記(1)の発明と同様の方法によってフェイスダウンボンディングを行う半導体集積回路装置の製造方法

回路装置の製造工程を示すフロー図、

第2図は、この実施例で使用する製造装置の概 略斜視図、

第3図および第4図は、この実施例におけるCCBバンプ形成工程を示す半導体チップの断面図、第5図(a)~第5図(c)は、この実施例で使用する製造装置の仮接合機構を示す部分正面図、

第6図は、この実施例で使用する製造装置の仮接合機構を示す部分斜視図、

第 7 図および第 8 図は、この実施例におけるフェイスダウンポンディング工程を示す半期はチップおよびパッケージ基板の断面図、

第 9 図は、この実施例における予備半田形成工程を示すキャップの断面図、

第10図は、この実施例における予備半田形成 工程を示す半導体チップおよびパッケージ基板の 断面図、

第11図および第12図は、この実施例における気密封止工程を示すチップキャリャの断面図、 第13図は、この実施例におけるCCBバンブ

特開平3-171643 (14)

形成工程を示すがラス製冶具の部分断面図、


第14図は、この実施例により製造されたチップキャリヤを示す断面図、


第 1 5 図は、従来のチップキャリヤを示す断面 図、


・ 表面活性化室、18・・・ソースガン、20・

代理人 弁理士 简 井 大 和


第 1 図










-277-








5/25/2006, EAST Version: 2.0.3.0





5/25/2006, EAST Version: 2.0.3.0

| 第1頁の続き | | | | | | | |
|--------|---|---|---|---|----|---|---|
| ⑫発 | 明 | 者 | 池 | 谷 | 昌, | 之 | 東京都千代田区丸の内 1 丁目 5 番 1 号 株式会社日立製作 所生産技術部内 |
| 個発 | 明 | 者 | 佐 | 原 | 邦 | 造 | 東京都青梅市今井2326番地 株式会社日立製作所デバイス 開発センタ内 |
| ⑰発 | 明 | 者 | 吉 | 田 | 育 | 生 | 東京都青梅市今井2326番地 株式会社日立製作所デバイス 開発センタ内 |
| ⑩発 | 明 | 者 | 河 | 野 | 顕 | 臣 | 茨城県土浦市神立町502番地 株式会社日立製作所機械研 究所内 |

PAT-NO: JP403171643A

DOCUMENT-IDENTIFIER: JP 03171643 A

TITLE: JOINTING OF METAL MEMBER, METHOD AND DEVICE FOR

MANUFACTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

USING SAME

PUBN-DATE: July 25, 1991

INVENTOR-INFORMATION: NAME NAKAO, TAKASHI EMOTO, YOSHIAKI SEKIGUCHI, KOICHIRO IKETANI, MASAYUKI SAWARA, KUNIZO YOSHIDA, IKUO KONO, AKIOMI

INT-CL (IPC): H01L021/60

US-CL-CURRENT: 228/180.22

ABSTRACT:

PURPOSE: To reduce heat damage to a semiconductor chip and to realize a reduction in a reflow time and a reduction in the size of a reflow furnace by a method wherein an atomic beam or an ion energy beam is irradiated on the joint surfaces of a pair of metal members housed in a vacuum container and thereafter, the metal members are transferred to a container, in which a high-purity inert gas-containing atmosphere is formed, and the joint surfaces of the metal members are pressure-welded to each other under normal pressures.

CONSTITUTION: A pair of source guns 18 for transforming Ar gas introduced in a surface activating chamber 17 into an atom beam are installed in the chamber 17 and a semiconductor chip 5 and a package substrate 3 are irradiated with this atomic beam. Thereby, an activating treatment is performed on the surfaces of CCB bumps 2 and electrodes 4. After that, the chip 5 and the substrate 3 are immediately transferred to a jointing chamber 20 as they are respectively housed in trays 15a and 15b through a second load-lock chamber 19. A high-purity inert gas-containing atmosphere of normal pressures is formed in the chamber 20. A temporary jointing mechanism and a fusion jointing mechanism are provided in the interior of the chamber 20 and the temporary jointing and the final jointing are performed using these mechanisms.

5/25/2006, EAST Version: 2.0.3.0

| COPYRIGHT: (C)1991,JPO&Japio |
|--|
| KWIC |
| Current US Cross Reference Classification - CCXR (1): 228/180.22 |